4.2. 设计概述¶
4.2.1. 系统架构¶
VI 从软件上划分了输入设备（DEV），影像撷取（ISP_FE），图像处理（ISP_BE）和影像校正（CHN）四个层级。
Sensor传输影像透过CIF的对接，将影像传递给ISP_FE，ISP_FE会撷取出AE，AWB，AF等统计值的资料，并将RAW文件存到DDR上，再透过ISP_BE使用在线或脱机模式，将RAW文件进行色域的转换以及图像的质量调整，接着将YUV存入DDR，并提供后端CHN进行裁剪、旋转等处理。
目前处理器的设备的参数配置如下表所示。
处理器 |
DEV |
PHY_PIPE |
PHY_CHN |
VIR_CHN |
MAX resolution |
FPS |
|---|---|---|---|---|---|---|
CV181x |
3 |
5 |
5 |
0 |
5M(2880x1620) |
30 |
CV180x |
1 |
1 |
1 |
0 |
4M(2560x1440) |
30 |
注意
CV180x不支持HDR。
4.2.2. 视频输入PIPE¶
VI 的 PIPE 包含了 ISP 的相关处理功能，主要是对图像数据进行流水线处理，输出 YUV 图像格式给通道。PIPE 的工作模式请参考“系统控制”章节的“VI 和 VPSS”的 工作模式描述。
4.2.3. 视频物理通道¶
每个物理通道具有裁剪功能，支持的典型分辨率如 2880x1620@30fps、2592x1944@30fps、2560x1440@30fps、1080p@30fps 等。
4.2.4. 绑定关系¶
Dev和CIF绑定关系是固定的，不能动态修改绑定关系。
Dev和时序输入接口的约束关系如下表所示。
VI DEV |
MIPI |
SLVS |
BT.1120/BT.656/BT.601 |
DC |
TTL |
|---|---|---|---|---|---|
0 |
0 |
0 |
0 |
X |
X |
1 |
1 |
1 |
1 |
X |
X |
2 |
X |
X |
X |
X |
2 |